超前进位加法器

在并行加法器的情况下,当加数和被加数的所有位必须同时可用时,两个数的二进制相加就开始了。在并行加法器电路中,每个全级加法器的进位输出连接到下一个高阶加法器的进位输入,因此也称为纹波进位加法器。

在这种加法器电路中,在输入进位发生之前,不可能产生任何级的和和输出。因此在加法过程中会有相当大的时延,这称为进位传播时延。在任何组合电路中,信号必须通过门电路传播,才能在输出端获得正确的输出和。

4位加法器

在上图中,当输入信号被施加到相应的全加法器上时,S4的和就产生了。但是进位输入C4在其最终稳态值上是不可用的,直到进位c3在其稳态值上可用。类似的C3依赖于C2 C2依赖于C1。因此,进位必须传播到所有阶段,以便输出S4和进位C5最终达到稳态值。

传播时间等于典型门的传播延迟乘以电路中的门电平数。例如,如果每个加器级的传播延迟为20n秒,则S4将在80n (20 × 4)秒后达到最终的正确值。如果我们为了增加更多的位元而增加级数,那么这种情况就会变得更糟。

所以并行加法器中加的比特数的速度取决于进位传播时间。然而,信号必须在给定的足够时间通过门传播,以产生正确的或期望的输出。

下面是在并行加法器中获得高速以产生二进制加法的方法。

  1. 通过采用快速门和减少延迟,我们可以减少传播延迟。但是每个物理逻辑门都有一个能力限制。
  2. 另一种方法是增加电路的复杂度,以减少进位延迟时间。有几种方法可以提高并行加法器的速度,其中一种常用的方法是通过消除级间进位逻辑,采用提前进位加法原理。

回到顶部

超前进位加法器

进位前瞻加法器是一种快速并行加法器,因为它通过更复杂的硬件减少了传播延迟,因此成本更高。在本设计中,将加法器固定位组上的进位逻辑简化为两级逻辑,这只不过是对纹波进位设计的一种变换。

该方法利用逻辑门,通过观察加数和加数的低阶位来判断是否生成高阶进位。让我们详细讨论一下。

完整的加法器

真值表

考虑上面所示的完整加法器电路和相应的真值表。如果我们定义两个变量进位生成Gi进位传播Pi,

P=一个⊕B

艾比

和输出和进位输出可以表示为

Si = Pi⊕Ci

i +1 = Gi + Pi Ci

其中Gi是进位生成,当Ai, Bi都是1时产生进位,不管输入进位是多少。Pi是进位传播,它与从Ci到Ci +1的进位传播有关。

4级进位前瞻加法器各阶段进位输出布尔函数可表示为

C1 = G0 + P0 Cin

c = g1 + p1

= G1 + P1 G0 + P1 P0 Cin

C3 = g2 + p2

= G2 + P2 G1+ P2 P1 G0 + P2 P1 P0 Cin

(3) + (3

= G3 + P3 G2+ P3 P2 G1 + P3 P2 P1 G0 + P3 P2 P1 P1 P0 Cin

从上面的布尔方程我们可以看到,C4并不需要等待C3和C2传播,但实际上,C4与C3和C2同时传播。由于每一个进位输出的布尔表达式是产品的和,所以这些可以通过一个级别的与门和一个或门来实现。

为进位前瞻进位发生器的每个进位输出(C2, C3和C4)实现三个布尔函数,如下图所示。

一个前向加法器的逻辑图

因此,可以采用进位前瞻(carry-Lookahead)方案实现4位并行加法器,提高二进制加法速度,如下图所示。在这种情况下,每个和输出需要两个Ex-OR门。第一个Ex-OR门产生Pi变量输出,and门产生Gi变量。

因此,在两个门级中产生了所有这些P和G。进位-前移发生器允许所有这些P和G信号在进入稳态值后传播,并产生两级门延迟的输出载波。因此,sum输出S2到S4的传播延迟时间相等。

4位并行加法器

通过将4位加法器的数量与进位逻辑进行级联,也可以构造16位和32位并行加法器。16位进位前瞻加法器是由4个4位加法器与2个门延迟级联而成,而32位进位前瞻加法器是由2个16位加法器级联而成。

在一个16位超前进位加法器中,C16和S15分别需要5和8门延迟,这比级联的4位超前进位加法器块中C16和S15分别需要9和10门延迟要小。类似地,在32位加法器中,C32和S31需要7和10门延迟,如果32位加法器由8个4位加法器实现,则相同输出需要18和17门延迟。

回到顶部

超前进位加法器电路

高速进位前瞻加法器是由几个制造商以不同的位配置集成在集成电路中。有几个单独的进位发生器ic是可用的,所以我们必须与逻辑门进行连接,以执行加法操作。

一个典型的进位前移发生器IC是74182,它接受四对有源低进位传播(P0, P1, P2和P3)和进位产生(Go, G1, G2和G3)信号和一个有源高输入(Cn)。

它提供跨四组二进制加法器的有源高载波(Cn+x, Cn+y, Cn+z)。该集成电路还通过有源低传播和进位产生输出促进了其他级别的预演。

IC 74182提供的逻辑表达式如下

IC 74182提供的逻辑表达式

IC74182

另一方面,有许多高速加法器集成电路将一组全加法器与进位前瞻电路结合起来。这种IC最流行的形式是74LS83/74S283,这是一个4位并行加法器高速IC,包含四个相互连接的全加法器和一个携带-向前看电路。

这类IC的功能符号如下图所示。它接受两个4位数字A3A2A1A0和B3B2B1B0,将Cin0输入到LSB位置。该IC产生输出和位S3S2S1S0和进位输出Cout3到MSB位置。

74年ls283

通过级联两个或多个并行加法器ic,我们可以执行更大的二进制数的加法,如8位、24位和32位加法。

回到顶部

留下一个回复

您的电子邮件地址将不会被公布。必填字段被标记*