时序电路基础知识

在本教程中,我们将学习顺序电路,什么是顺序逻辑,如何与组合电路不同的顺序电路,不同类型的顺序电路,几个重要的连续电路基础等等。

组合逻辑和顺序逻辑是数字系统设计的组成部分。组合电路包括多路复用器、解复用器、编码器、解码器等,而顺序电路则包括锁存器、触发器、计数器、寄存器等。

要了解更多关于顺序逻辑的基础知识和它的所有元素,如时钟,触发,同步,异步电路等,继续阅读下面的教程。

介绍

时序逻辑电路,它的输出不仅取决于输入的现值,也上的输入信号值(值)的历史与组合电路,输出只取决于当前的输入值,在任何瞬间的时间。时序电路可以看作是与反馈电路的组合电路。顺序电路使用像触发器一样的存储元件作为反馈电路来存储过去的值。顺序逻辑的框图如下所示。

serfeit-project.

时序电路

顺序逻辑电路用于构建有限状态机,该机器是所有数字电路中的基本构建块,以及在存储器电路中。基本上,实际数字设备中的所有电路都是组合和顺序逻辑电路的混合。

例子:

一般来说,我们在日常生活中会遇到许多计数器来数物体的数量。例如,来数进入或离开礼堂的观众的数量,或数停在停车场的车辆的数量。在这种情况下,当任何人进入礼堂时,计数器根据其现值增加其价值。类似地,它会根据以前和现在的值递减。因此,Counter保留计数器的当前状态,以便进行下一个操作。

这类似于顺序电路,其根据先前和呈现信号改变其状态。

回到顶部

组合电路与顺序电路

组合电路
时序电路
输出只取决于输入的现值。 输出取决于输入的当前和先前的输入状态值
这些电路将没有任何存储器,因为它们的输出随着输入值的变化而变化。 顺序电路具有某种内存,因为它们的输出根据先前和当前值而变化。
没有反馈。 在顺序电路中,输出作为反馈路径与之相连。
用于基本布尔运算。 用于存储器器件的设计。
实施:半加法电路,全加法电路,多路复用器,多路分解器,解码器和编码器。 实现在:RAM,寄存器,计数器和其他状态保留机。

回到顶部

C时序电路中的锁信号

时钟信号在顺序电路中起着至关重要的作用。时钟是一种信号,它反复振荡逻辑级0和逻辑电平1之间。具有恒定频率的方波是最常见的时钟信号形式。时钟信号具有“边缘”。这些是时钟从0到1(正边缘)或1到0(负边缘)变为0的即时。

时钟信号

时钟信号控制时序电路的输出,它决定了存储元件何时以及如何改变它们的输出。如果一个时序电路没有任何时钟信号作为输入,则电路的输出将随机变化。这样它们就不能保持自己的状态直到下一个输入信号到达。但是有时钟输入的顺序电路将保持它的状态直到下一个时钟边缘出现。

回到顶部

顺序电路分类

根据时钟信号的输入,时序电路分为两类。

  • 同步顺序电路
  • 异步时序电路

顺序电路的分类

同步时序电路

定义:

在同步时序电路中,输出依赖于时钟实例上输入的当前和以前的状态。电路使用存储元件来存储先前的状态。这些电路中的存储元件将有时钟。所有这些时钟信号都是由同一个时钟信号驱动的。

同步时序电路

  • 使用时钟信号,所有存储元素都会发生状态更改。
  • 与异步相比,这些电路比较慢,因为它们等待下一个时钟脉冲到达执行下一次操作。
  • 这些电路可以是定时的或脉冲的。
  • 在其输入中使用时钟脉冲的同步顺序电路称为时钟顺序电路。它们非常稳定。
  • 利用脉冲改变其状态的时序电路称为脉冲或非时钟时序电路。
我们在哪里使用同步时序电路??

•用于设计摩尔式摩尔式管理机器的设计。

•它们被用于同步计数器,触发器等。

回到顶部

同步时序电路的局限性
  • 同步时序电路中的所有触发器都必须连接到时钟信号。时钟信号是非常高频的信号,时钟分布消耗和散发大量的热量。
  • 关键路径或最慢路径决定最大可能的时钟频率。因此,它们比异步电路慢。

异步时序电路

定义

不通过时钟信号操作的顺序电路称为“异步顺序电路”。

  • 当输入信号发生变化时,这些电路将立即改变其状态。
  • 电路的行为是由信号在任何时刻以及输入信号变化的顺序决定的。

异步时序电路

  • 它们不以脉冲模式运行。
  • 由于时间问题,它们具有更好的性能,但难以设计。
  • 当我们需要低功率操作时,我们通常使用异步电路。
  • 它们比同步时序电路快,因为它们不需要等待任何时钟信号。
我们在哪里使用异步时序电路??

当操作速度很重要时,使用这些。由于它们独立于内部时钟脉冲,所以运行速度很快。所以它们被用于快速响应电路。

  • 用于具有各自独立时钟的两个单元之间的通信。
  • 当我们需要更好的外部输入处理时使用。
异步时序电路的局限性
  • 异步时序电路的设计比较困难。
  • 虽然它们的性能更快,但它们的输出不确定。

回到顶部

时序电路中的反馈

组合电路不需要任何反馈,因为输出纯粹取决于输入的当前值。但是在顺序电路的情况下,输出取决于输入的过去值以及当前值。为了涉及像触发器这样的存储元件,必须在电路中引入反馈。例如,考虑一个简单的反馈电路,如下所示。

简单的逆变器有反馈

f0是逆变器的输入在一个实例,这个0将传播,输出是1。这个1被反馈为输入。这个1会传播,输出是0。这个过程重复,结果是输出在0到1之间的连续振荡。在这种情况下没有稳定状态。

现在考虑如下所示的两个逆变器连接的例子。

具有稳定状态的反馈

这里,两个逆变器通过反馈到第一逆变器的第二逆变器的输出连接回来。如果0是在实例上的第一变频器的输入,则它通过第一变频器传播,输出为1.该1输入到第二逆变器并通过它传播。第二逆变器的输出为0,其被反馈到第一逆变器。但是第一变频器的输入已经是0,因此不会发生任何改变。据说电路在稳定的电路中。当输入到第一逆变器为1时,可以获得另一种稳定状态。

以稳定的状态送回

回到顶部

锁扣和人字拖

门闩

锁存是连续电路中的基本构建元件。锁存器没有任何时钟信号,即它们是异步顺序电路。

•闩锁由静态门组成。
•锁存器是一个双稳态多谐振荡器,即它有两个稳定状态,并可以在这些状态之间切换。
•锁存器将从输出有一个反馈路径。因此,它们随时使用输入信号的之前和现在的状态来改变它们的输出。
•当开关开启时,锁存器的输出会持续受到输入的影响,即当输入发生变化时,输出会立即发生变化。当禁用时,闩锁的状态保持不变,即它记住以前的值。时钟或使能信号用作控制信号。
•锁存器持续检查所有的输入,并相应地改变其输出。
示例:S-R锁存是简单锁存器的示例。

示例:S-R锁存是简单锁存器的示例。

因此门闩

拖鞋

触发器也是同步时序电路的一个组成部分。它有两种稳定状态。它可以存储一个比特的信息。人字拖会有时钟信号。它们的状态随时钟脉冲的变化而变化。这些器件将有两个状态和一个反馈路径。

  • 触发器是边缘敏感的。当时钟信号发生由低到高或由高到低的过渡时,它们的状态会发生变化。
  • 时钟信号从0过渡到1或从1过渡到0,即当时钟保持在0或1时,即使输入发生变化,状态也保持不变。

例子:J-K触发器。

Jk触发器

笔记:锁存器和触发器之间的唯一区别是锁存器对控制信号(时钟或启用)的电平敏感,而触发器是对控制信号(通常是时钟)的边缘敏感。

触发

定义
触发器输出的变化可以通过输入信号的微小变化来实现。这种微小的变化可以在时钟脉冲的帮助下完成。这个时钟脉冲被称为触发脉冲。

当触发脉冲应用于带来输出变化的输入时,触发器被置于“触发”。触发器是寄存器和计数器中的基本组件,其以多位数字的形式存储数据。触发器数量连接以形成顺序电路,所有这些触发器都需要触发脉冲。应用于输入的触发脉冲数确定计数器中的数字。
触发有两种类型:Level触发和Edge触发

级别触发

输出状态的变化是根据输入的主动水平触发的过程称为“水平触发”。

水平触发有两种类型

1.高级触发。

2.低级触发。

高水平触发

在高电平触发中,仅当其启用输入处于高状态时,触发器的输出变为I.e.逻辑高或逻辑1.高级触发的符号表示如下所示。

高级触发

低电平触发

在低电平触发中,触发器的输出只有在其使能输入处于低状态(即逻辑低或逻辑0)时才发生变化。低电平触发的符号表示如下。低电平触发通常由时钟输入上的气泡确定。

低级触发

边缘触发

在边缘触发中,只有当输入出现在时钟脉冲的任何一个过渡时,即从低到高(0到1)或从高到低(1到0),输出才会发生变化。

边缘触发是两种类型的,它们是

1.正边缘触发。

2.负边缘触发。

正边缘触发

在正边缘触发中,只有当输入处于时钟脉冲输入的正边缘时,输出才会发生变化,即由低到高(0到1)的过渡。
当一个触发器需要在低电平到高电平的过渡状态下响应时,使用正边缘触发方法。正边触发的符号表示如下。

正边触发(2)

下降沿触发

在负边缘触发中,只有当输入处于时钟脉冲输入的负边缘时,输出才会发生变化,即由高到低(1到0)的过渡。

当一个触发器需要在高电平到低电平的过渡状态下响应时,使用负边缘触发方法。负边触发的符号表示如下。

负边缘触发

边缘触发比水平触发更好

使用边缘触发比使用水平触发更好。这是因为在电平触发触发器的特定情况下,当电平触发触发器的输出发生变化时,时钟脉冲同时给输入端,电平触发可能会导致电路不稳定。从输出到输入的反馈导致了这种不稳定性。为了避免这种不稳定性,采用了边缘触发触发器。

回到顶部

3回复

发表评论

您的电子邮件地址不会被公开。必填字段被标记